次世代モバイル体験を支える高性能イメージコプロセッサの開発
概要
モバイルデバイスに求められる画像処理性能がますます高度化する中、半導体企業には、短縮された開発期間内で高性能コプロセッサを提供することが求められています。大手半導体企業は、モバイルアプリケーションプロセッサと連携して動作する新たなイメージコプロセッサSoCの開発に向け、HCLTechと協業しました。本プロジェクトの中核となったのは、HCLTech独自の検証フレームワークVeriFast™です。VeriFast™の活用により、検証プロセスの高速化、設計品質への信頼性向上、そして初回シリコン実装での成功(First-Pass Silicon Success)の実現を、非常に厳しい開発スケジュールの中で達成しました。
課題
顧客企業は、次世代のモバイル体験を支える高性能なイメージコプロセッサSoCを、新規設計から開発する必要がありました。
このプロジェクトには、以下の重要な課題が伴っていました。
- わずか8カ月という極めて短い開発期間
- 厳しいコスト制約と市場投入までの期間短縮(Time-to-Market)への要求
- ターンキー方式で開発を遂行できる信頼性の高いエンジニアリングパートナーの確保
- 不具合のない初回シリコン実装(First-Time-Right Silicon)の実現
- 品質を損なうことなく検証サイクルを短縮すること
目的
アーキテクチャ設計、開発からテープアウト、ポストシリコン検証に至るまで、SoC開発プログラム全体を遂行するとともに、以下の目標達成を目指しました。
- 新規SoC設計における開発期間の短縮
- 高い検証カバレッジと設計品質の確保
- 初回シリコンでの成功(First-Pass Silicon Success)の実現
- 将来のSoCプログラムへ展開可能なスケーラブルな開発基盤の構築

ソリューション/解決策
HCLTechはSoCプログラム全体の責任を担い、SoC統合、エミュレーション、プリシリコン検証、DFT、物理設計、ポストシリコン検証の各領域にまたがる専門チームを編成しました。
プロジェクトの中核となったのは、HCLTech独自のVeriFast™ 検証フレームワークです。VeriFast™は、テストベンチ開発の大幅な効率化、自動化の強化、および検証工数の削減を目的として設計されました。このフレームワークにより、新しいSoC向け検証環境を迅速に構築し、開発期間の短縮と品質向上、実行効率の改善を実現しました。
検証カバレッジの向上と設計品質への信頼性強化のため、HCLTechは以下を組み合わせた統合的なプリシリコン検証戦略を導入しました。
- シミュレーションベースの検証
- エミュレーション主導の検証
- フォーマル検証手法
さらに、Jasperベースのフォーマル検証を活用して不具合検出能力を向上させるとともに、Zebuエミュレーション環境を用いて実環境に近いユースケース検証を実施しました。これにより、RTLレベルの問題を迅速に特定し、デバッグに要する時間を大幅に短縮しました。
また、HCLTechは再利用可能で拡張性の高い TFM(Test Flow Methodology) を構築し、現在および将来のSoC開発プログラムにおける開発効率向上を支援しました。さらに、最新のA53プロセッサをプロトタイプ環境へ統合し、検証期間の短縮と統合準備の迅速化を実現しました。
厳格な品質プロセス、アジャイルな開発手法、継続的な検証プロセスの最適化により、厳しいスケジュールや変化する要件にも対応しながら、プロジェクトを計画どおり推進しました。

インパクト/成果
- 36週間以内に量産向け初のイメージコプロセッサをテープアウトを実現
- VeriFast™の活用により、検証サイクル期間を8週間短縮
- 検証作業全体を20%以上削減
- フォーマル検証手法の導入により設計品質への信頼性を20%向上
- バグ修正のターンアラウンドタイムの中央値1日を達成
- シリコンバグゼロで初回シリコン成功(First-Pass Silicon Success)を実現
結論
HCLTechは、検証戦略の中核に VeriFast™ を据えることで、顧客企業がSoC開発を大幅に加速しながらも、妥協のない品質基準を維持できるよう支援しました。今回のプロジェクトは、HCLTechが独自のエンジニアリングアクセラレーター、ターンキー型の半導体開発サービス、そしてアジャイルな開発手法を組み合わせることで、複雑な次世代モバイル向けイメージングプラットフォームにおいて、初回シリコン成功(First-Pass Silicon Success)を実現できることを示しています。
