En ingénierie, comme dans la vie, la distance a un coût. Dans les semi-conducteurs, ce coût se traduit par la latence, l’énergie par bit déplacé et la complexité.

Alors que l’industrie adopte la désagrégation, du placement sur puce aux chiplets, aux boîtiers, aux cartes et même aux châssis, la question de conception n’est plus « Pouvons-nous tout garder proche ? », mais bien « Où la distance prend-elle du sens et comment l’ingénierons-nous ? »

Pourquoi la proximité est-elle toujours importante

Chaque circuit intégré équilibre puissance, performance et aire (PPA). Les délais de propagation augmentent avec la distance et des interconnexions plus longues dissipent de l’énergie et compliquent la fermeture temporelle. Même si les gains architecturaux suggèrent d’éloigner la logique ou la mémoire, la physique ne ment pas : des nanosecondes s’accumulent, des tampons se multiplient et la vérification s’élargit.

Le nouvel espace de conception : la désagrégation à toutes les échelles

Les systèmes modernes choisissent désormais où placer les fonctionnalités, le long de plusieurs niveaux de distance :

• Sur puce : Le placement, la planification du plancher, l’horloge et la topologie NoC déterminent la longueur du chemin critique et la congestion.
• Dans le boîtier (puceslet) : Des matrices hétérogènes connectées via des interconnexions avancées échangent l’échelle monolithique contre le rendement, la combinaison de procédés et la modularité.
• Sur la carte / dans le système : Les infrastructures cohérentes et proches de la mémoire permettent aux accélérateurs et aux processeurs de partager la capacité sans mise à l’échelle monolithique.
• À travers le rack / centre de données : Les infrastructures à faible latence étendent le regroupement et la composabilité au-delà d’une seule carte mère.

Le changement stratégique n’est pas entre proche et éloigné, c’est la distance intentionnelle : placer les ressources suffisamment loin pour optimiser le coût, le rendement, la résilience et la durabilité, tout en gardant la latence et l’énergie dans les limites du budget.

Redéfinir la proximité

• Interconnexions de chiplets (comme Universal Chiplet Interconnect Express ou UCIe) : UCIe permet aux chiplets de différents fournisseurs de communiquer avec une grande bande passante et une faible latence, presque comme s’il s’agissait d’une seule puce monolithique.
• Tissus système cohérents (comme Compute Express Link ou CXL) : Avec CXL, les organisations peuvent partager des pools de mémoire entre les CPU, GPU et accélérateurs — ce qui améliore considérablement la performance du système, même lorsque les ressources sont distribuées.

C’est particulièrement pertinent pour les charges de travail en IA et en calcul haute performance, où l’accès en temps réel aux données et l’utilisation efficace de la mémoire sont essentiels pour débloquer la vitesse à grande échelle

• Tissus de centres de données à faible latence (accès direct à la mémoire à distance – RDMA) : Dans la conception des centres de données, le RDMA permet aux nœuds de calcul d'accéder à la mémoire via le réseau, en contournant le processeur et en réduisant considérablement la latence
• Avancées en encapsulation : Une densité plus élevée des bumps et des sauts verticaux plus courts réduisent la distance effective entre la logique et la mémoire
• Orientations émergentes : Distribution de l’alimentation par l’arrière, photonique sur silicium/I/O optique et intégration à l’échelle de la tranche brouillent encore davantage la distinction entre proche et éloigné

HCLTech collabore avec des clients pour adopter les solutions mises en évidence ci-dessus. Voici un graphique illustrant le retour sur investissement de tels partenariats et investissements.

De la proximité à la raison d’être

Reformuler la question en tout temps : ce n’est pas « jusqu'où c’est trop loin ? » mais « à quel moment la distance se justifie-t-elle ? »

Avec les chiplets, les fabrics de mémoire cohérente et les interconnexions à faible latence, la proximité devient un choix de conception : désagrégez là où cela améliore le rendement, la modularité ou le coût, et gardez rapproché ce qui est critique en matière de latence ou d’énergie.

La distance en conception de puces est une décision. L’enjeu est de la combler intelligemment pour que « loin » se comporte comme « près » là où ça compte.