Voici un chiffre qui devrait attirer votre attention : moins de 0,2 % de toutes les puces vendues dans le monde sont des puces IA. Mais selon les prévisions de Deloitte pour le secteur des semi-conducteurs en 2026, cette mince part devrait atteindre près de 500 milliards $ en revenus en 2026 — soit environ la moitié de toutes les ventes mondiales de puces. Il s’agit d’une concentration de valeur extraordinaire, et cela vous dit tout sur le changement de centre de gravité du secteur.

Pendant des décennies, l’industrie a fonctionné selon un principe simple : fabriquer des processeurs puissants et polyvalents et laisser le logiciel s’occuper du reste. L’IA générative a déjoué cette équation. Les grands modèles de langage, les moteurs d’inférence en temps réel et les systèmes d’IA multimodaux d’aujourd’hui exigent une puissance de calcul que le silicium polyvalent n’a tout simplement pas été conçu pour offrir. Le résultat, c’est un virage structurel de toute l’industrie vers des puces sur mesure : des accélérateurs personnalisés, des GPU spécialisés par domaine et des ASIC optimisés pour l’IA conçus dès le départ pour les charges de travail qui comptent le plus.

Les hyperscalers ont bougé en premier. Tous les autres emboîtent le pas

Les plus grands fournisseurs de services infonuagiques l’ont compris en premier et sont maintenant bien avancés dans leur virage vers des siliciums personnalisés. Le Trillium de Google (TPU v6), offert en disponibilité générale depuis décembre 2024, offre une augmentation de 4,7× de la performance de calcul de pointe par puce par rapport à son prédécesseur et a servi à entraîner Gemini 2.0. Le Trn3 UltraServer d’AWS intègre 144 puces Trainium3 avec une performance 4× supérieure à la génération précédente et 40 % plus écoénergétique. Et en mars 2026, Meta a annoncé quatre nouvelles générations de ses puces MTIA dans le cadre d’un calendrier de lancement agressif de six mois, spécifiquement conçues pour l’inférence à l’échelle des 3,5 milliards + d’utilisateurs quotidiens.

Ce n’est toutefois pas qu’une histoire de géants du numérique. SambaNova a présenté sa puce SN50 en février 2026, annonçant des vitesses 5× plus rapides et un TCO 3× plus bas pour les charges de travail d’IA agentiques (AI Multiple). OpenAI finalise la conception de sa première puce personnalisée avec Broadcom et TSMC, pour une production de masse en 2026. La tendance est indéniable.

Réussir son silicium du premier coup

Voici ce qui fait des puces sur mesure un pari risqué : aux nœuds avancés comme 3 nm, un seul lot de masques peut coûter plus de 20 millions $. Un échec de tape-out ne vous retardera pas que de quelques mois : il peut faire gaspiller des dizaines de millions de dollars. Lorsqu’on investit un tel capital, réussir l’architecture dès la première fois n’est plus un luxe, mais une question de survie.

C’est pourquoi les architectures basées sur des « chiplets » gagnent rapidement en popularité. Plutôt que de miser sur un seul circuit monolithique, les équipes à l’avant-garde conçoivent des systèmes modulaires utilisant des « chiplets » prévalidés, comme des blocs de propriété intellectuelle éprouvés pour les contrôleurs de mémoire, l’entrée/sortie, les interconnexions ou la puissance de calcul spécialisée, puis les intègrent via un emballage avancé. Surtout, ces « chiplets » n’ont pas tous à utiliser le même nœud de fabrication. Les matrices à forte intensité de calcul peuvent reposer sur du 3 nm, tandis que les contrôleurs d’E/S et de mémoire peuvent confortablement utiliser des nœuds plus matures et abordables comme le 7 nm ou 12 nm. Cette approche « à la carte » permet de réduire sensiblement les risques de développement, d’optimiser les coûts et de raccourcir le temps de mise en marché.

L’IA accélère aussi le processus de conception lui-même. L’apprentissage machine est utilisé pour comprimer l’exploration de l’espace de conception, accélérer la vérification et améliorer la validation après fabrication. Si votre architecture de modèle IA évolue tous les quelques mois, vous ne pouvez pas vous permettre deux ans pour la conception d’une puce. Le plan de Meta de sortir une nouvelle puce tous les six mois reflète directement cette nouvelle réalité.

Ce qui distingue les programmes qui réussissent

Toutes les initiatives de silicium personnalisé n’aboutissent pas. Par exemple, Meta a récemment abandonné une puce d’entraînement au nom de code Olympus après avoir rencontré des obstacles de développement. Mais on constate des constantes chez les gagnants : la co-conception matériel-logiciel dès le départ. Les plus grands gains proviennent du traitement simultané de l’accélérateur, du compilateur, de l’exécution et des modèles d’IA comme un système intégré. L’écosystème TPU de Google, où la puce, le compilateur XLA et la structure JAX sont conçus ensemble, est l’exemple type.

Une approche de conception axée sur la mémoire. Au fur et à mesure que les modèles grandissent, c’est le déplacement des données, et non la puissance de calcul brute, qui devient le goulot d’étranglement. Toutes les annonces majeures de puces personnalisées de la dernière année ont mis l’accent sur la capacité HBM et l’augmentation de la bande passante, et ce n’est pas un hasard.

Concevoir selon les impératifs économiques de déploiement plutôt qu’en fonction des tests de performance bruts. L’alimentation électrique, la gestion thermique et l’efficacité opérationnelle décident de la capacité des puces personnalisées à évoluer de façon rentable. Le fait qu’AWS mette en avant l’efficacité énergétique de 40 % de Trainium3 n’est pas un détail marketing, mais le reflet du fait que la puissance constitue aujourd’hui la principale contrainte pour la majorité des infrastructures IA.

Le silicium comme stratégie

La puissance calculée sur mesure est une décision stratégique. Les accélérateurs personnalisés doivent s’intégrer de façon transparente avec les cadres IA, les SDK et les plateformes infonuagiques ou périphériques pour livrer une réelle valeur d’affaires. Les programmes les plus fructueux investissent autant dans la couche logicielle que dans le silicium lui-même.

Au bout du compte, l’adoption du silicium personnalisé vise le délai de retour sur investissement. Les entreprises passent du GPU généraliste à des alternatives sur mesure et constatent des réductions de coûts de 40 à 65 %. Les livraisons d’ASIC personnalisés par les fournisseurs infonuagiques devraient augmenter de 44,6 % en 2026 — soit près de 3× le taux de croissance des livraisons de GPU. L’économie devient impossible à ignorer.

L’avenir n’appartiendra pas à ceux qui auront le plus de calcul. Il ira à ceux qui conçoivent la bonne puissance de calcul : sur mesure, dé-risquée grâce aux « chiplets » et PI prévalidées, et étroitement intégrée à la couche logicielle qui fait vivre l’IA.

La question n’est pas de savoir si votre organisation doit songer au silicium personnalisé. C’est plutôt si vous pouvez vous permettre de ne pas y penser.