Pendant des décennies, les progrès des semi-conducteurs ont suivi un rythme bien établi : des transistors plus petits, une densité accrue et de meilleures performances à chaque nouveau nœud de procédé. Ce modèle approche aujourd’hui de ses limites physiques et économiques. Alors que la miniaturisation des transistors ralentit, l’industrie adopte un nouveau paradigme architectural — les chiplets et l’emballage avancé — pour continuer d’offrir des gains de performance pour l’IA et l’informatique haute performance (HPC).

Au lieu de concevoir des puces monolithiques toujours plus grandes, les entreprises assemblent de plus en plus des systèmes à partir de plusieurs puces plus petites et spécialisées, ou chiplets, intégrées dans un seul boîtier. Ce changement permet d’obtenir un meilleur rendement, une plus grande flexibilité et une montée en charge plus efficace — exactement ce que requièrent les charges de travail intensives en calcul d’aujourd’hui.

Pourquoi les chiplets deviennent la voie privilégiée du secteur

IA et HPC bouleversent fondamentalement la façon dont les systèmes sur silicium sont conçus. Les grands modèles linguistiques, les simulations gourmandes en données et les chaînes de calcul hétérogènes exigent bien plus qu’une simple densité de transistors. Ils requièrent une intégration étroite entre calcul, mémoire et interconnexions, sans les coûts et les risques croissants associés aux conceptions monolithiques.

Les architectures à base de chiplets rendent cela possible. Grâce à l’intégration hétérogène, les concepteurs peuvent combiner CPU, GPU, accélérateurs, mémoire à large bande passante et même composants analogiques dans un seul système. Chaque puce peut être optimisée indépendamment, en utilisant la technologie de fabrication la mieux adaptée, plutôt que de devoir tout regrouper sur un seul nœud.

Les technologies d’emballage avancées rendent cette intégration viable à grande échelle. Des approches comme les interposeurs 2,5D, CoWoS et l’empilement 3D raccourcissent considérablement les trajets des signaux, réduisent la perte de puissance et permettent d’atteindre le niveau de bande passante requis par les systèmes d’IA de prochaine génération. Dans de nombreux cas, l’innovation en matière d’emballage procure désormais plus d’avantages en performance qu’une simple réduction de nœud traditionnel.

En parallèle, l’écosystème évolue vers une plus grande standardisation. Avec l’adoption grandissante d’interfaces telles qu’UCIe, l’industrie pose les bases d’un écosystème silicium plus modulaire et interopérable, dans lequel des chiplets de différents fournisseurs peuvent s’intégrer plus aisément, accélérant l’innovation et réduisant le délai de mise sur le marché.

Les défis d’ingénierie des systèmes à base de chiplets

Bien que les avantages des chiplets soient convaincants, concevoir des systèmes multi-puces introduit un nouveau niveau de complexité technique. L’intégration de puces multiples au sein d’un même boîtier requiert une démarche fondamentalement différente en matière de conception, de modélisation et de validation.

Le comportement thermique devient plus complexe, car les sources de chaleur se répartissent sur tout le boîtier. L’intégrité de l’alimentation doit être soigneusement gérée pour garantir la stabilité de fonctionnement entre des puces aux profils de performance différents. Les communications puce-à-puce doivent être validées à haute vitesse, avec des exigences strictes en matière de latence et de fiabilité.

Les tests et la validation deviennent également plus sophistiqués. Garantir l’assemblage fiable, valider les interfaces avancées et maintenir l’efficacité des coûts à travers les rendements nécessitent de nouvelles stratégies de test et une coordination plus étroite au sein de l’écosystème. En pratique, le boîtier lui-même devient un enjeu de conception à l’échelle système, et non plus seulement une étape de fabrication.

De la conception du silicium à l’intégration système

Alors que les chiplets gagnent en popularité, le succès dépend de plus en plus de la capacité des organisations à relier l’architecture silicium à la réflexion à l’échelle système. Les choix d’emballage influencent autant la performance, la puissance et la fiabilité que la conception logique elle-même.

Cela stimule la demande de méthodologies de conception tenant compte de l’emballage, où les décisions architecturales, le placement, la modélisation thermique et l’analyse de puissance sont traités globalement. Les stratégies de vérification doivent également évoluer pour inclure les interactions multi-puces, les interfaces avancées et le comportement système — et non seulement les composants individuels.

L’état de préparation de l’écosystème est tout aussi crucial. Les systèmes à base de chiplets reposent sur une collaboration étroite avec les OSAT, les fonderies et les partenaires technologiques pour soutenir l’assemblage, la montée en rendement et la fiabilité à long terme. Les organisations qui considèrent l’emballage et la fabrication comme des préoccupations tardives risquent de limiter les bénéfices d’un silicium modulaire.

Un nouveau plan pour le calcul

Les chiplets et l’emballage avancé ne constituent pas seulement un palliatif au ralentissement de la loi de Moore. Ils incarnent une nouvelle façon de concevoir les systèmes de calcul haute performance : modulaires, hétérogènes et optimisés pour les charges réelles.

À mesure que l’IA et le HPC repoussent les limites du calcul, ce changement architectural définira la prochaine ère d’innovation dans les semi-conducteurs. L’avenir de la performance sera assemblé, et non monolithique, et les organisations qui maîtriseront cette transition façonneront ce qui vient ensuite.