Révolutionner la conception de puces avec l’IA générative

Aperçu

Le concepteur de puces alimenté par GenAI de HCLTech offre une efficacité et une innovation accrues

Dans le monde en évolution rapide du développement des semi-conducteurs, la conception de puces devient chaque année plus complexe. Les documents de conception VLSI (intégration à très grande échelle) sont souvent remplis de données complexes, obligeant les ingénieurs à consacrer jusqu'à 80 % de leur temps à les comprendre avant de commencer les processus réels de conception et de validation. Cela crée non seulement des inefficacités, mais retarde également le délai de mise sur le marché.

Le concepteur de puces GenAI de HCLTech relève ce défi en automatisant l'interprétation des documents de conception complexes. Cela permet aux concepteurs de puces de se concentrer sur l'innovation dans la conception des semi-conducteurs de prochaine génération. Avec cette solution, les cycles de conception sont accélérés, les erreurs sont minimisées et la productivité est optimisée, révolutionnant le flux de travail des équipes de semi-conducteurs.

Contactez-nous

Fonctionnalités

Redéfinir l’avenir de la conception de puces

Le concepteur de puces rationalise le développement du code, la validation et fournit une aide à l’automatisation dans la conception de semi-conducteurs, assurant une extraction sans perte, une couverture de vérification complète et une intégration logicielle-matérielle harmonieuse.

Compréhension de documents sans perte

Les agents d’analyse garantissent une fidélité à 100 % dans l’extraction des détails hiérarchiques des registres et des interfaces matériel-logiciel à partir des documents VLSI.

Cadre de vérification basé sur UVM

Les agents de vérification fonctionnelle génèrent un banc d'essai UVM complet en SystemVerilog, comprenant des stimuli dynamiques et des bancs de notation fonctionnels.

Modèles d’enregistrements de registre de style RAL

Les agents de modélisation de registres créent des modèles RAL structurés pour des séquences de test de registres automatisées et une couverture de vérification améliorée.

Vérification formelle basée sur des assertions

Le développement est en cours sur une version du futur proche qui génère des assertions SystemVerilog afin de faire respecter la conformité aux protocoles et de détecter les violations des cas limites tôt dans la phase de vérification RTL.

Validation préalable et postérieure au silicium

Utilise l’émulation matérielle et des tests FPGA pour vérifier les pilotes de bas niveau et les API HAL avant la fabrication, puis exécute des tests sur le silicium réel afin d’assurer le comportement du matériel en production.

Modélisation comportementale des signaux mixtes et débogage automatisé

Un travail est en cours sur une version à venir qui automatisera la création de modèles comportementaux analogiques afin d'améliorer le processus de conception sans nécessiter une saisie manuelle à chaque itération de conception.

Avantages

L’avantage de l’IA générative

Jusqu'à 50 % de cycles de conception plus rapides

Avec cette solution, les équipes de conception de semi-conducteurs peuvent réduire considérablement les délais de conception et accélérer la mise sur le marché, offrant ainsi aux entreprises un avantage concurrentiel.

Précision accrue de la conception

En automatisant les processus de documentation et de validation, la solution réduit le risque d'erreur humaine, assurant un résultat de conception plus fiable et précis.

Productivité améliorée

Avec l'automatisation des tâches de documentation chronophages, les ingénieurs peuvent se concentrer davantage sur l'innovation, ce qui améliore la créativité et la qualité des produits.

Réduction des coûts

En simplifiant le processus de conception et en réduisant les erreurs, la solution aide à minimiser les coûts associés à la main-d'œuvre manuelle, à la reprise des travaux et aux retards dans les lancements de produits.

Solution évolutive

Cette solution peut être adaptée de façon transparente à diverses applications de semi-conducteurs, que ce soit pour la conception d'une seule puce ou la gestion de conceptions complexes de système sur puce (SoC).

Tendances et perspectives

Reconnaissance des analystes

HCLTech classée parmi les Leaders dans l’ISG Provider Lens™ 2024 – Services d’analyse avancée et d’IA, É.-U.

HCLTech reconnue comme un leader dans le rapport ISG Provider Lens™ 2024 - Services d’analytique avancée et d’IA, Europe

Chef de file dans les classements Zinnov Zones Ingénierie numérique et services ER&D – Évaluations des semi-conducteurs 2024

HCLTech reconnu comme Leader dans l'évaluation PEAK Matrix® 2024 d'Everest Group sur les services d'ingénierie des semi-conducteurs

Parlez à nos experts

Le concepteur de puces propulsé par GenAI de HCLTech peut aider à accélérer votre processus de conception de puces tout en améliorant l'efficacité et en réduisant les coûts.

Parlez-nous pour en savoir plus